AMD披露Venice-X参数与缓存设计
科极网11月11日消息，AMD计划在2027年下半年推出Venice-X，让处理器同时取得5.3 GHz的加速时钟频率与大容量3D V-Cache堆叠缓存。AMD将这种高频率与大缓存的组合，作为面向高性能计算工作负载的重要设计。
该系列仍有一些信息没有公开，包括处理器的基础工作频率、整个产品线包含多少种型号、各自对应什么规格，以及热设计功耗。芯片看来将继续使用SP7插槽，这与此前EPYC -X处理器的做法保持一致。
频率与缓存组合面向内部计算需求
AMD目前在内部高性能计算机群中，保留了不同类型的EPYC处理器：一类采用高工作频率，另一类配有3D V-Cache。它们所承担的计算任务，是公司内部的EDA工作负载。AMD Fellow Phil Steinke表示，公司会对这些工作负载进行性能分析，用分析结果刻画其性能表现，寻找EPYC设计可优化的地方，同时推动合作伙伴对各自的软件进行优化。
在这套高性能计算机群中，消耗计算资源最多的是功能验证工作负载，其占用量超过AMD已使用计算资源的一半。这些逻辑模拟出现在Cadence Xcelium这类工具中，Steinke把EPYC团队的运行安排形容为“24 x 7 x 365”。
在使用uProf监测工具测量每时钟指令数的一个实例里，AMD称带3D V-Cache的机群比不带该缓存的机群完成任务快40%，每时钟指令数约为2倍。对于这个比较，AMD没有澄清参与比较的处理器具体是什么型号，也没有指出用来运行测试的应用程序名称。
Steinke表示，Milan与Genoa时代的高频型号，总比带堆叠缓存的型号略占频率优势，所以公司需要混合部署。Venice-X让单个处理器能够兼顾功能验证所需的缓存，以及其他对频率更敏感的EDA任务，他表示AMD也期待把它用于自身计算工作。
核心数量未增加，平台内存能力提高
参数对比中的Venice-X被写作EPYC 9006X，不过目前还不知道这一产品具体的型号名称；它配备96个核心、192个线程和1,152 MB三级缓存，加速频率为5.3 GHz。它所提供的核心数量和三级缓存容量，与此前EPYC 9684X的对应规格相同，此次关键变化并非像标准SP7产品线那样大幅增加核心和缓存，而是在已有大容量缓存的基础上取得更高的时钟频率。
此前的EPYC 7773X属于Milan-X，具有64个核心和128个线程，基础频率2.2 GHz、加速频率3.5 GHz，三级缓存768 MB，热设计功耗280 W。Genoa-X的EPYC 9684X为96个核心、192个线程，基础与加速频率分别为2.55 GHz和3.7 GHz，三级缓存1,152 MB，热设计功耗400 W。
当时标准Milan最高可达4.1 GHz，标准Genoa可达4.4 GHz，不过这些更高的频率只出现在标准处理器中，各系列带堆叠缓存的EPYC -X型号并不能达到相同水平。Venice-X的5.3 GHz达到Venice系列的最高加速频率，至于尚未确认的热设计功耗，其他Venice处理器提供400至600 W的范围，因此Venice-X也有可能处在这个范围内。
Venice-X所在平台提供96条PCIe 6.0通道，并使用SP7平台所能提供的完整16通道内存配置。其中包括对MRDIMM的支持，其传输速率可以达到12,800 MT/s，标称单插槽内存带宽为1.6 TB/s，接近此前的4倍。较小、面向企业的SP8平台，则以内存通道数量换取更多PCIe通道。
新芯片基准成绩仍未公布
有关Venice-X本身的性能，AMD目前还没有分享任何基准测试结果。公司另行提供了更具体的高性能计算测试，比较对象是高频EPYC 9686F与Intel Xeon 6980P在计算流体动力学等工作负载中的比较。AMD称，前者少运行32个核心，测试速度仍达到1.6倍。
针对EPYC 9686F及高密度EPYC 9996的另一组实测，测试条件限制为双处理器的2P配置，没有提供其他配置的测试结果。CloverLeaf复杂流体动力学模拟对延迟敏感，在这种配置下，EPYC 9686F的完成时间约为单个Xeon 6980P的3分之1。
AMD还在为EDA任务使用MEXT，即由AI驱动、以闪存充当内存的flash-as-DRAM技术，以此扩充这些工作负载能够使用的内存容量。Steinke表示，部署Venice-X后仍会继续使用这项技术。
3D V-Cache此前在2022年的Milan-X上首次把混合键合引入EPYC，1年多后又用于2023年的Genoa-X，上一代Turin则没有堆叠SRAM型号。此次回归数据中心相隔4年；SP7与SP8版Venice目前已开始推出，同样计划明年下半年到来的Verano，则被AMD定位为采用SOCAMM2 LPDDR5X内存的AI主机节点。
